

JP 2001-14056 A

Laid-open Date: January 19, 2001

[Claim 1] A semiconductor integrated circuit device equipped with a central processing unit, a memory and peripheral circuit parts, characterized by comprising:

a first clock generating means for supplying a regular-cycle clock signal to a communicating part for communicating with an external area, and a timer part for measuring time of the peripheral circuit parts, to drive the communicating part and the timer part; and

a second clock generating means for supplying a spread spectrum clock signal, whose frequency periodically changes with respect to the regular-cycle clock signal, to the peripheral circuit parts other than the communicating part and the timer part, and to a central processing unit and a memory to drive the other peripheral circuit parts, the central processing unit, and the memory.

[Claim 2] The semiconductor integrated circuit device according to claim 1, characterized in that the second clock generating means includes:

phase detection means for receiving the regular-cycle clock signal generated from the first clock generating means and used as the original clock signal as one input;

control oscillation means for outputting, as a spread spectrum

clock signal, an oscillation output whose oscillation frequency is controlled by output from the phase detection means;

programmable dividing means for dividing the oscillation output from the control oscillation means by using given data, and outputting, as another input, the division output to the phase detection means to construct a phase locked loop;

up/down count means for alternately repeating count-up and count-down of the outputs from the programmable dividing means within a predetermined count value range; and

adding means for adding a constant to count outputs with codes from the up/down count means, and supplying the resultant as division data to the programmable dividing means.

[Claim 4] A spread spectrum clock oscillator, characterized by comprising:

original oscillation means for generating an original clock signal;

phase detection means for receiving the original clock signal as one input;

control oscillation means for outputting, as a spread spectrum clock signal, an oscillation output whose oscillation frequency is controlled by output from the phase detection means;

programmable dividing means for dividing the oscillation output from the control oscillation means by using given data, and

outputting, as another input, the division output to the phase detection means to construct a phase locked loop;

up/down count means for alternately repeating count-up and count-down of the outputs from the programmable dividing means within a predetermined count value range; and

adding means for adding a constant to count outputs with codes from the up/down count means, and supplying the resultant as division data to the programmable dividing means.

[0018]

[Embodiment Mode of the Invention] Hereinafter, explanation is given regarding an embodiment of the present invention, with reference given to the drawings.

[0019] Figs. 1 and 2 are referenced to explain an embodiment of a semiconductor integrated circuit device incorporating a spread spectrum clock oscillator in accordance with the present invention.

Fig. 1 shows a construction of a semiconductor integrated circuit device, and Fig. 2 shows a detailed spread spectrum clock oscillator used in the semiconductor integrated circuit device in Fig. 1.

[0020] The semiconductor integrated circuit device shown in Fig. 1 is provided with a memory 11, a central processing unit (CPU) 12, a general purpose port/A/D converter/others 13, an interruption

controller 14, a timer/counter 15, a communicating part (SIO) 16, a clock oscillator (CG) 17, and a spread spectrum clock oscillator (SSCG) 18.

[0021] The clock oscillator 17 is a first clock generating means and generates a first clock signal at regular cycles. The clock oscillator 17 supplies the first clock signal through a first clock line to the timer/counter 15 and to the communicating part 16 to drive each part. The first clock signal generated by the clock oscillator 17 is also supplied to the spread spectrum clock oscillator 18. The spread spectrum clock oscillator 18 is a second clock generating means, and, based on the first clock signal, generates a second clock signal constituted of the spread spectrum clock signal whose cycles vary relative to the cycles of the first clock signal. The spread spectrum clock oscillator 18 supplies the second clock signal, which is the spread spectrum clock signal, to the memory 11, the central processing unit 12, the general purpose port/A/D converter/others 13 and the interruption controller 14 via the second clock line to drive each part.

[0022] The memory 11, the central processing unit 12, the general purpose port/A/D converter/others 13, the interruption controller 14, the timer/counter 15 and the communicating part 16 are joined to the internal bus, and mutually transfer information via the internal bus. The transfer of signals among the memory 11, the central processing unit 12, the general purpose port/A/D

converter/others 13, the interruption controller 14, the timer/counter 15 and the communicating part 16 is performed via asynchronous interfaces 15a and 16a, which are supplied between the timer/counter 15 and the internal bus, and between the communicating part 16 and the internal bus, respectively.

[0023] Fig. 2 shows a specific construction of the spread spectrum clock oscillator 18 using a PLL. In the spread spectrum clock oscillator 18, the clock oscillator 17 operates as an original oscillator to generate a spread spectrum clock signal. The spread spectrum clock oscillator 18 has a phase detector 21, a charge pump 22, a voltage control oscillator 23, a programmable divider 24, an up/down counter and an adder 26.

[0024] Outputs from the clock oscillator 17, which servers as the original oscillator, are inputted into the phase detector 21. Outputs from the phase detector 21 are supplied to the voltage control oscillator 23 as a control voltage via the charge pump 22. Oscillation outputs from the voltage control oscillator 23 are divided by the programmable divider 24 at a division ratio based on the data supplied from the adder 26, and supplied to the phase detector 21 to be compared against the output from the clock oscillator 17. In this way, the PLL is constituted.

[0025] Furthermore, outputs from the programmable divider 24 are supplied to the up/down counter 25. The up/down counter 25 counts the output from the programmable divider 24 while alternately and

periodically repeating count-up from "0" to "n (nisanatural number)", and count-down from "n" to "0". The count values of the up/down counter 25 are supplied to the adder 26 as the signed values (saintsuki). The adder 26 adds a constant C to the signed count value (the count value with code) of the up/down counter 25 and supplies this to the programmable divider 24, and determines the division ratio. The constant C may be set appropriately as needed so as to determine a reference division ratio.

- [0026] Next, explanation is given regarding the semiconductor integrated circuit device constructed as described above in more detail.
- [0027] In the semiconductor integrated circuit device shown in Fig. 1, it is assumed that the central control unit 12, the memory 11, the general purpose port/A/D converter/others 13, the interruption controller 14, the timer/counter 15, the communicating part 16 and other peripheral circuits constitute, for example, a single-chip micro-controller (MCU: micro controller unit, below referred to as "MCU").
- [0028] The timer/counter 15 is a peripheral circuit for generating date/time information, and counts the clock to measure time. The communicating part 16 is a peripheral circuit for communications between the MCU and an external device, for example, serial communications according to RS-232C or other interface specifications.


[0029] The clock signal supplied to the timer/counter 15 and the communicating part 16 require a regular-cycle clock signal including no jitter, and the first clock signal is supplied via the first clock line from the clock oscillator 17 serving as the original oscillator. The second clock signal, whose frequency periodically varies with reference to the output frequency from the clock oscillator 17, is supplied from the spread spectrum clock oscillator 18 over the second clock line to the parts other than the timer/counter 15 and the communicating part 16, namely the memory 11, the central processing unit 12, the general purpose port/A/D converter/others 13 and the interruption controller 14. At this time, the data exchange taking place over the internal bus among the memory 11, the central processing unit 12, the general purpose port/A/D converter/others 13, the interruption controller 14, the timer/counter 15 and the communicating part 16 is performed via asynchronous interfaces 15a and 16a, which are provided to the timer/counter 15 and the communicating part 16, respectively.


[0030] As shown in Fig. 2, the spread spectrum clock oscillator 18 supplies the output from the programmable divider 24 to the up/down counter 25, and the counter repeats count-up and count-down cyclically. The count values are processed as signed values (added codes) and are supplied to the adder 26. When the result from adding the multiplier C is inputted to the programmable divider 24, the comparison inputs with the frequency fluctuated by one cycle each

are supplied to the phase detector 21. As a result, the cycles of the output from the voltage control oscillator 23 also vary in accordance with those fluctuations.

internal parts of the MCU is the second clock signal supplied from the spread spectrum clock oscillator 18, and the first clock signal from the original clock oscillator 17 is supplied to peripheral parts of the MCU including the timer/counter 15 and the communicating part 16 which deal with time control outside the MCU. Therefore, the higher the frequency, the more the harmonic spurious generated synchronously with the clock spreads out away from the center frequency; the more the peak drops. Thus, it is possible to effectively reduce EMI.

[0032] Note that, the spread spectrum clock oscillator has been explained with a construction where the division ratio of the program divider changes with each cycle, but it is also possible to perform FM modulation using a sine wave on the normal PLL output, for example, without preparing special ones.







PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-014056

(43) Date of publication of application: 19.01.2001

(51)Int.Cl.

G06F 1/08 **G06F** 1/04 H03L 7/08 HO3L 7/18

(21)Application number: 11-188430

(71)Applicant: NEC CORP


(22)Date of filing:

02.07.1999

(72)Inventor: IGARASHI HATSUHIDE

(54) SEMICONDUCTOR INTEGRATED CIRCUIT AND SPREAD SPECTRUM CLOCK OSCILLATOR (57) Abstract:

PROBLEM TO BE SOLVED: To reduce EMI by properly using a spread spectrum clock signal with a simple structure in a semiconductor integrated circuit device with a central processing part, a memory and a peripheral circuit part. SOLUTION: A first clock signal with fixed cycle is generated by a clock oscillator 17. The first clock signal is supplied to a timer/counter 15 and a communicating part 16 by the clock oscillator 17. The first clock signal generated by the clock oscillator 17 is supplied to a spread spectrum clock oscillator 18 as well. A second clock signal with fluctuating cycle is generated by the spread spectrum clock oscillator 18. The second clock signal as a spread spectrum clock signal is supplied to the memory 11, the central processing part 12, a general purpose port.A/D converting part.others 13 and an interruption controller 14 by the spread spectrum clock oscillator 18.



LEGAL STATUS

[Date of request for examination]

15.06.2000

[Date of sending the examiner's decision of rejection]

08.10.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2001-14056

(P2001-14056A) (43)公開日 平成13年1月19日(2001.1.19)


(51) Int. Cl.	7	識別記号	F I							·マコード (参考)		
G06F	1/08		G06F	1/04			320	В	5B079			
	1/04							Α	5J106			
H03L	7/08		H03L	7/08				Z				
	7/18			7/18				Z				
				審査	請求	有	請求項の	数 4	OL	(全	7頁)	
(21)出願番号		特願平11-188430	(71) 出	(71)出願人 000004237								
				日本電気株式会社								
(22)出願日		平成11年7月2日(1999.7.2)	東京都港区芝五丁目7番1号									
			(72) 発	(72)発明者 五十嵐 初日出 東京都港区芝五丁目7番1号 日本電気株								
										氢気株		
					会定	社内						
•			(74)代	理人								
							古溝 聡					
			Fタ-	Fターム(参考) 5B079 BA03 BB02 BC06 DD02 DD03								
				DD20								
				5J106 AA04 BB03 CC01 CC21 CC53								
							DD13 D	D19 I	DD32 GG0	9 HH1	0	
							KK26 P	P03 (QQ08 RR1	8		

(54)【発明の名称】半導体集積回路装置およびスペクトル拡散クロック発振器

(57)【要約】

【課題】 中央処理部、メモリおよび周辺回路部を有する半導体集積回路装置において、簡単な構成によりスペクトル拡散クロック信号を適正に用いて、EMIを低減する。

【解決手段】 クロック発振器17は、一定周期の第1のクロック信号を発生する。クロック発振器17は、第1のクロック信号を、タイマ/カウンタ15および通信部16に供給する。クロック発振器17で生成された第1のクロック信号は、スペクトル拡散クロック発振器18は、周期が変動する第2のクロック信号を発生する。スペクトル拡散クロック発振器18は、スペクトル拡散クロック発振器18は、スペクトル拡散クロック発振器18は、スペクトル拡散クロック発振器18は、スペクトル拡散クロック発振器18は、スペクトル拡散クロック信号を、メモリ11、中央処理部12、汎用ボート・A/D変換部・その他13および割り込みコントローラ14に供給する。



【特許請求の範囲】

【請求項1】中央処理部、メモリおよび周辺回路部を有で する半導体集積回路装置において、

1

前記周辺回路部のうちの外部との通信を行なう通信部および時間を計測するタイマ部に、一定周期のクロック信号を供給して、その通信部およびタイマ部を駆動する第1のクロック発生手段と、

前記周辺回路部のうちの通信部およびタイマ部を除く残部、中央処理部およびメモリに、前記一定周期のクロック信号に対して周期的に周波数が変化するスペクトル拡 10散クロック信号を供給して、その残部、中央処理部およびメモリを駆動する第2のクロック発生手段と、を具備することを特徴とする半導体集積回路装置。

【請求項2】前記第2のクロック発生手段は、

前記第1のクロック発生手段から発生する一定周期のクロック信号を原クロックとして一方の入力とする位相検出手段と、

前記位相検出手段の出力により発振周波数が制御される 発振出力をスペクトル拡散クロック信号として出力する 制御発振手段と、

与えられたデータによって前記制御発振手段の発振出力 を分周し、その分周出力を前記位相検出手段の他方の入 力としてフェーズロックループを構成するプログラマブ ル分周手段と、

前記プログラマブル分周手段の出力を、所定カウント値 範囲について、アップカウントおよびダウンカウントを 交互に繰り返すアップ/ダウンカウント手段と、

前記アップ/ダウンカウント手段の符号付きカウント出力に定数を加算して、前記プログラマブル分周手段に分周データとして供給する加算手段と、を含むことを特徴 30とする請求項1に記載の半導体集積回路装置。

【請求項3】前記通信部およびタイマ部は、前記周辺回路部のうちの通信部およびタイマ部を除く残部、中央処理部およびメモリのうちの少なくとも一部との情報の授受を行なうための非同期インタフェース手段をそれぞれ含むことを特徴とする請求項1または2に記載の半導体集積回路装置。

【請求項4】原クロック信号を発生する原発振手段と、 前記原クロック信号を一方の入力とする位相検出手段 と、

前記位相検出手段の出力により発振周波数が制御される 発振出力をスペクトル拡散クロック信号として出力する 制御発振手段と、

与えられたデータによって前記制御発振手段の発振出力 を分周し、その分周出力を前記位相検出手段の他方の入 力としてフェーズロックループを構成するプログラマブ ル分周手段と、

前記プログラマブル分周手段の出力を、所定カウント値 範囲について、アップカウントおよびダウンカウントを 交互に繰り返すアップ/ダウンカウント手段と、 前記アップ/ダウンカウント手段の符号付きカウント出力に定数を加算して、前記プログラマブル分周手段に分周データとして供給する加算手段と、を具備することを特徴とするスペクトル拡散クロック発振器。

【発明の詳細な説明】

[0001]

[発明の属する技術分野]本発明は、中央処理部、メモリおよび周辺回路部を有する半導体集積回路装置に関し、特に電磁波障害を効果的に防止し得る半導体集積回路装置およびスペクトル拡散クロック発振器に関する。

【従来の技術】近年、スペクトル拡散クロック発振器(SSCG: spread spectrum clock generator)を用いて、高調波スペクトルのエネルギーを分散することにより、回路装置における電磁波障害(EMI:electrom agnetic interference~以下、「EMI」と称する)を低減する技術が報告されている。

【0003】そもそも、EMIというものは、システムを駆動しているメインクロックに同期して電源電流が流れ、これの高調波が輻射・拡散することが発生原因となっている。何故、メインクロックに同期するかというと、通常はクロックに同期して信号の流れが制限されているため、回路装置中の多くのゲートがメインクロックに同期して動作し、この結果として電源電流がメインクロックで変調されることになる。

【0004】スペクトル拡散クロック発振器について は、例えば、米国特許No. 5, 631, 920に対応す る特開平9-98152号公報に記載されている。特開 平9-98152号公報に記載された技術は、本来、一 定とすべきクロック周期を微妙に変化させることによっ て、高調波スペクトルを分散させて、EMIを低減しよ うというものである。すなわち、システム上では、高速 動作をさせるため、例えばメモリとの間のバスタイミン グは、高速限界ぎりぎりに設計する訳であるが、クロッ ク周期は、ばらつきがあればあるほど高調波スペクトル が減少することが解っている。また、クロックを計数し て時間を計測するタイマ/カウンタや外部との通信を行 なうための通信インターフェイスは、正確な時間が必要 であり、それに基づいて、タイマ/カウンタおよび通信 インタフェースの規格がそれぞれ存在する。したがっ 40 て、限られた周波数変化で最大のEMI低減効果を求め る必要があり、これを実現するためにフェーズロックル ープ (PLL:phase locked loop~以下、「PLL」 と称する)の周波数変化パターンを求める。特開平9-98152号公報はこのような技術を開示している。 【0005】上述した特開平9-98152号公報に は、例えば、テーブル、第1のカウンタ、第2のカウン

は、例えば、テーブル、第1のカウンタ、第2のカウン タ、位相検出器、および電圧制御発振器(VCO:volt age controlled oscillator)を有してフェーズロック 50 ループを形成し、そのフェーズロックループの出力が、

クロック制御式電子装置に供給すべき拡散スペクトルク ロック信号となるスペクトル拡散クロック発振器が開示 されている。ディジタル値が記憶されるテーブルのそれ ぞれ異なる部分を第1のカウンタのそれぞれ異なるカウ ントによってアドレスする。第2のカウンタは、第1の カウンタのカウントの変化毎にアドレスされるディジタ ル値を受信する。基準周波数クロック信号に応答して、 第2のカウンタが各ディジタル値を受信した後に第2の カウンタをステップさせる。第2のカウンタが所定値に 達したことに応答して、第1のカウンタをステップさ せ、位相検出器に一つの入力を供給する。電圧制御発振 器は、位相検出器の出力が入力され、その位相検出器に 他の入力を供給してフェーズロックループを形成する。

【0006】また、特開昭62-63327号公報に は、発振器の出力に複数のディレイラインを設け、入/ 出力の読み出し/書き込み信号でこれらディレイライン を選択的に切換えることにより、マイクロコンピュータ に供給するクロック信号に見かけ上のジッタを生じさせ ることが開示されている。特開平11-15550号公 報には、電圧制御発振器に供給する制御電圧をカウンタ 20 により駆動されるセレクタにより切換えることにより、 発振器出力をFM(周波数変調)変調することが開示さ れている。特開平8-16274号公報には、発振器の 電源を変調することにより発振器出力をFM変調するこ とがそれぞれ開示されている。

【0007】図3には、中央処理部、メモリおよび周辺 回路部を有する半導体集積回路装置の従来の一例の構成 を示している。半導体集積回路装置は、メモリ111、 中央処理部 (CPU:central processing unit) 11 2、汎用ボート・A/D (アナログーディジタル)変換 30 部・その他113、割り込みコントローラ114、タイ マ/カウンタ115、通信(SIO:serial input/out put) 部 1 1 6 およびクロック発振器 (CG:clock gen erator) 117を備える。クロック発振器117は、一 定周期のクロック信号を発生し、メモリ111、中央処 理部112、汎用ポート・A/D変換部・その他11 3、割り込みコントローラ114、タイマ/カウンタ1 15および通信部116に供給して、これらを同期的に 駆動する。このようにして、半導体集積回路装置の全て の構成部分がクロック発振器117により駆動され、ク ロック発振器117で生成される一定周期のクロック信 号に同期して電源電流が流れるため、高調波が輻射・拡 散し、EMIが発生する。

【0008】図4には、クロック発振器117等に適用 し得るPLLの一般的な構成を示している。PLLは、 原発振器121、位相検出器122、チャージボンブ1 23、電圧制御発振器(VCO)124およびプログラ マブル分周器125を有する。原発振器121の出力 は、位相検出器122に入力される。位相検出器122 の出力はチャージボンブ123を介して制御電圧として 50 号を原クロックとして一方の入力とする位相検出手段

電圧制御発振器124に供給される。電圧制御発振器1 24の発振出力はプログラマブル分周器125におい て、分周比として与えられる定数Cに基づく分周比で分 周され、位相検出器122に供給されて、原発振器12 1の出力と比較される。このようにしてPLLが構成さ れ、電圧制御発振器124の発振出力が、例えばクロッ ク信号として外部に出力される。プログラマブル分周器 125における分周比を決定する定数 Cを適宜設定する ことにより、種々のクロック周期に設定することができ 10 る。

[0009]

【発明が解決しようとする課題】上述したようなスペク トル拡散クロック発振器を用いればEMIは低減する。 しかしながら、特開平9-98152号公報に示された ようなスペクトル拡散クロック発振器では、スペクトル 拡散クロック発振器の構成は複雑になってしまう。ま た、特開昭62-63327号公報、特開平11-15 550号公報および特開平8-16274号公報に示さ れた技術においては、いずれもアナログ的な手法により クロック信号の周期を変動させており、動作の安定性お よび制御性の面で充分に適正なスペクトル拡散クロック 信号を発生させることは容易ではない。

【0010】本発明は、上述した事情に鑑みてなされた もので、中央処理部、メモリおよび周辺回路部を有する 半導体集積回路装置において、簡単な構成によりスペク トル拡散クロック信号を適正に用いて、EMIを効果的 に低減し得る半導体集積回路装置を提供することを、そ の第1の目的とする。

【0011】また、本発明は、簡単な構成により、スペ クトル拡散クロック信号を適正に発生させることを可能 とし、上述した半導体集積回路装置に好適なスペクトル 拡散クロック発振器を提供することを、その第2の目的 とする。

[0012]

【課題を解決するための手段】上記第1の目的を達成す るため、本発明の第1の観点に係る半導体集積回路装置 は、中央処理部、メモリおよび周辺回路部を有する半導 体集積回路装置において、前記周辺回路部のうちの外部 との通信を行なう通信部および時間を計測するタイマ部 に、一定周期のクロック信号を供給して、その通信部お よびタイマ部を駆動する第1のクロック発生手段と、前 記周辺回路部のうちの通信部およびタイマ部を除く残 部、中央処理部およびメモリに、前記一定周期のクロッ ク信号に対して周期的に周波数が変化するスペクトル拡 散クロック信号を供給して、その残部、中央処理部およ びメモリを駆動する第2のクロック発生手段と、を具備

【0013】前記第2のクロック発生手段は、前記第1 のクロック発生手段から発生する一定周期のクロック信 と、前記位相検出手段の出力により発振周波数が制御される発振出力をスペクトル拡散クロック信号として出力する制御発振手段と、与えられたデータによって前記制御発振手段の発振出力を分周し、その分周出力を前記位相検出手段の他方の入力としてフェーズロックルーブを構成するプログラマブル分周手段と、前記ブログラマブル分周手段の出力を、所定カウント値範囲について、アップカウントおよびダウンカウントを交互に繰り返すアップ/ダウンカウント手段と、前記アップ/ダウンカウント手段の符号付きカウント出力に定数を加算して、前10記プログラマブル分周手段に分周データとして供給する加算手段と、を含んでいてもよい。

【0014】前記通信部およびタイマ部は、前記周辺回路部のうちの通信部およびタイマ部を除く残部、中央処理部およびメモリのうちの少なくとも一部との情報の授受を行なうための非同期インタフェース手段をそれぞれ含んでいてもよい。

【0015】上記第2の目的を達成するため、本発明の 第2の観点に係るスペクトル拡散クロック発振器は、原 クロック信号を発生する原発振手段と、前記原クロック 信号を一方の入力とする位相検出手段と、前記位相検出 手段の出力により発振周波数が制御される発振出力をス ペクトル拡散クロック信号として出力する制御発振手段 と、与えられたデータによって前記制御発振手段の発振 出力を分周し、その分周出力を前記位相検出手段の他方 の入力としてフェーズロックループを構成するブログラ マブル分周手段と、前記プログラマブル分周手段の出力 を、所定カウント値範囲について、アップカウントおよ びダウンカウントを交互に繰り返すアップ/ダウンカウ ント手段と、前記アップ/ダウンカウント手段の符号付 きカウント出力に定数を加算して、前記プログラマブル 分周手段に分周データとして供給する加算手段と、を具 備する。

【0016】本発明の第1の観点に係る半導体集積回路 装置においては、周辺回路部のうちの外部との通信を行 なう通信部および時間を計測するタイマ部には、第1の クロック発生手段により、一定周期のクロック信号を供 給して、その通信部およびタイマ部を駆動するととも に、前記周辺回路部のうちの通信部およびタイマ部を除 く残部、中央処理部およびメモリには、第2のクロック 発生手段により、前記一定周期のクロック信号に対して 周期的に周波数が変化するスペクトル拡散クロック信号 を供給して、その残部、中央処理部およびメモリを駆動 する。したがって、半導体集積回路装置内部の大部分に 供給するクロック信号をスペクトル拡散クロック信号と し、外部と共通の時間を扱う通信部およびタイマ部には 一定周期のクロック信号を供給することにより、周辺回 路の中の通信部およびタイマ部以外の駆動にスペクトル 拡散クロック信号を用いてスプリアスを分散させること ができ、簡単な構成でEMIを効果的に低減することが 50

できる。

【0017】本発明の第2の観点に係るスペクトル拡散 クロック発振器においては、原クロック信号を発生する 原発振手段、前記原クロック信号を一方の入力とする位 相検出手段、前記位相検出手段の出力により発振周波数 が制御される発振出力をスペクトル拡散クロック信号と して出力する制御発振手段、および与えられたデータに よって前記制御発振手段の発振出力を分周し、その分周 出力を前記位相検出手段の他方の入力とするプログラマ ブル分周手段により、フェーズロックループを構成し、 且つ前記プログラマブル分周手段の出力を、アップ/ダ ウンカウント手段に供給して、所定カウント値範囲につ いて、アップカウントおよびダウンカウントを交互に繰 り返すとともに、加算手段により、前記アップ/ダウン カウント手段の符号付きカウント出力に定数を加算し て、前記プログラマブル分周手段に分周データとして供 給する。したがって、簡単な構成により、スペクトル拡 散クロック信号を適正に発生させることが可能となる。 [0018]

20 【発明の実施の形態】以下、本発明の実施の形態を図面を参照して説明する。

【0019】図1および図2を参照して本発明によるスペクトル拡散クロック発振器を組み込んだ半導体集積回路装置の実施の形態を説明する。図1は、半導体集積回路装置の構成を示し、図2は、図1の半導体集積回路装置に用いられるスペクトル拡散クロック発振器の詳細を示す。

[0020] 図1に示す半導体集積回路装置は、メモリ11、中央処理部(CPU)12、汎用ボート・A/D変換部・その他13、割り込みコントローラ14、タイマ/カウンタ15、通信(SIO)部16、クロック発振器(CG)17およびスペクトル拡散クロック発振器(SSCG)18を備える。

【0021】クロック発振器17は、第1のクロック発 生手段であり、一定周期の第1のクロック信号を発生す る。クロック発振器17は、第1のクロック信号を、第 1のクロックラインを介して、タイマ/カウンタ15お よび通信部16に供給して、これら各部を駆動する。ク ロック発振器17で生成された第1のクロック信号は、 スペクトル拡散クロック発振器18にも供給される。ス ペクトル拡散クロック発振器18は、第2のクロック発 生手段であり、第1のクロック信号に基づき、その第1 のクロック信号の周期を基準として周期が変動するスペ クトル拡散クロック信号からなる第2のクロック信号を 発生する。スペクトル拡散クロック発振器18は、スペ クトル拡散クロック信号である第2のクロック信号を、 第2のクロックラインを介して、メモリ11、中央処理 部12、汎用ポート・A/D変換部・その他13および 割り込みコントローラ14に供給して、これら各部を駆 動する。

【0022】メモリ11、中央処理部12、汎用ボート・A/D変換部・その他13、割り込みコントローラ14、タイマ/カウンタ15および通信部16は、内部バスに結合され、この内部バスを介して相互間の情報の授受を行なう。メモリ11、中央処理部12、汎用ボート・A/D変換部・その他13および割り込みコントローラ14と、タイマ/カウンタ15および通信部16との間の信号の授受は、タイマ/カウンタ15および通信部16と内部バスとの間にそれぞれ設けられた非同期インタフェース15aおよび16aを介して行なわれる。

【0023】図2には、PLLを用いたスペクトル拡散クロック発振器18の具体的な構成を示している。スペクトル拡散クロック発振器18は、クロック発振器17を原発振器として動作し、スペクトル拡散クロック信号を発生する。スペクトル拡散クロック発振器18は、位相検出器21、チャージボンブ22、電圧制御発振器23、プログラマブル分周器24、アップ/ダウンカウンタ25および加算器26を有する。

【0024】原発振器となるクロック発振器17の出力は、位相検出器21に入力される。位相検出器21の出 20 力はチャージボンブ22を介して制御電圧として電圧制御発振器23の発振出力はプログラマブル分周器24において、加算器26 から与えられるデータに基づく分周比で分周され、位相検出器21に供給されて、クロック発振器17の出力と比較される。このようにしてPLLが構成される。

【0025】また、プログラマブル分周器24の出力は、アップ/ダウンカウンタ25に与えられる。アップ/ダウンカウンタ25は、プログラマブル分周器24の出力をカウントし、"0"から"n(nは自然数)"ま 30でのアップカウントと、"n"から"0"までのダウンカウントとを交互に且つ周期的に繰り返す。このアップ/ダウンカウンタ25のカウント値を符号付きとして加算器26に供給する。加算器26は、アップ/ダウンカウンタ25の符号付きカウント値に定数Cを加算してプログラマブル分周器24に供給し、その分周比を決定する。定数Cは、必要に応じて適宜設定され、基準となる分周比を決定する。

【0026】次に上述のように構成した半導体集積回路 装置についてさらに具体的に説明する。

【0027】図1に示した半導体集積回路装置は、中央制御部12、メモリ11、並びに汎用ボート・A/D変換部・その他13、割り込みコントローラ14、タイマ/カウンタ15および通信部16等の周辺回路が、例えば1チップに収められているマイクロコントローラ(MCU:micro controller unit~以下、「MCU」と称する)であるとする。

【0028】タイマ/カウンタ15は、日時情報を発生する周辺回路であり、クロックをカウントして時間を計測する。通信部16は、このMCUと外部装置との間の 50

通信を行なうための周辺回路であり、例えばRS-23 2C等のインタフェース仕様に準拠したシリアル通信を 行なう

【0029】タイマ/カウンタ15および通信部16に 供給するクロック信号はジッタを含まない一定周期のク ロック信号が必要であり、原発振器となるクロック発振 器17から第1のクロックラインを介して第1のクロッ ク信号を供給する。これらタイマ/カウンタ15および 通信部16以外の部分、すなわちメモリ11、中央処理 10 部 1 2 、汎用ポート・A/D変換部・その他 1 3 および 割り込みコントローラ14には、スペクトル拡散クロッ ク発振器18から、クロック発振器17の出力周波数を 基本として周期的に周波数が変化する第2のクロック信 号を第2のクロックラインを介して供給する。このと き、メモリ11、中央処理部12、汎用ポート・A/D 変換部・その他13および割り込みコントローラ14 と、タイマ/カウンタ15および通信部16との間の内 部パスを通してのデータの授受は、タイマ/カウンタ1 5 および通信部 1 6 にそれぞれ設けられた、非同期イン ターフェイス15 a および16 a を介して行う。

【0030】スペクトル拡散クロック発振器18は、図2に示すように、プログラマブル分周器24の出力をアップ/ダウンカウンタ25に供給し、アップカウントとダウンカウントをサイクリックに繰り返す。このカウント値を符号付きで扱って、加算器26に与え、乗数Cを加算した結果をプログラマブル分周器24に入力すると、1サイクルずつずれて振動する比較入力が位相検出器21に供給される。この結果、電圧制御発振器23の出力もこの振動に応じて周期が変化する。

【0031】上述のように、MCU内部の大部分に供給するクロックをスペクトル拡散クロック発振器18から供給する第2のクロック信号とし、タイマ/カウンタ15および通信部16等のMCUの外部の時間を扱う部分には、もとのクロック発振器17からの第1のクロック信号を供給する。したがって、クロック同期で発生する高調波スプリアスは周波数が高くなるほど中心周波数から広がり、それにつれピークも下がってくるため、EMIを効果的に低減することが可能となる。

【0032】なお、スペクトル拡散クロック発振器とし 40 ては、ブログラムディバイダーの分周比を毎サイクル変 更する構成について説明したが、特別なものを用意しな くとも、例えば通常のPLLの出力を正弦波でFM変調 するようにしてもよい。

[0033]

【発明の効果】以上説明したように、本発明によれば、中央処理部、メモリおよび周辺回路部を有する半導体集積回路装置において、簡単な構成によりスペクトル拡散クロック信号を適正に用いて、EMIを効果的に低減し得る半導体集積回路装置を提供することができる。

【0034】また、本発明によれば、簡単な構成によ

り、スペクトル拡散クロック信号を適正に発生させることを可能とし、上述した半導体集積回路装置に好適なスペクトル拡散クロック発振器を提供することができる。

【図面の簡単な説明】

[図1] 本発明の実施の形態に係る半導体集積回路装置 の構成を示すプロック図である。

[図2]図1の半導体集積回路装置に用いられるスペクトル拡散クロック発振器の詳細を模式的に示すブロック図である。

【図3】従来の半導体集積回路装置の一例の構成を示す 10 ブロック図である。

【図4】従来のクロック発振器に用いられるフェーズロックループ(PLL)の詳細を模式的に示すブロック図である。


【符号の説明】

- 11 メモリ
- 12 中央処理部 (CPU)
- 13 汎用ポート・A/D部・その他
- 14 割り込みコントローラ
- 15 タイマ/カウンタ
- 16 通信(SIO)部
- 17 クロック発振器 (CG)
- 18 スペクトル拡散クロック発振器 (SSCG)


10

- 21 位相検出器
- 22 チャージボンブ
 - 23 電圧制御発振器(VCO)
 - 24 プログラマブル分周器
 - 25 アップ/ダウンカウンタ
 - 26 加算器


[図1]



[図2]







[図4]

